ATTENTION/WARNING - NE PAS DÉPOSER ICI/DO NOT SUBMIT HERE

Ceci est la version de TEST de DIAL.mem. Veuillez ne pas soumettre votre mémoire sur ce site mais bien à l'URL suivante: 'https://thesis.dial.uclouvain.be'.
This is the TEST version of DIAL.mem. Please use the following URL to submit your master thesis: 'https://thesis.dial.uclouvain.be'.
 

Conception d’une microarchitecture SMT avec ordonnancement hardware pour applications temps réel

Donies, Martin
(2016)

Files

Donies_69140800_2016.pdf
  • Open access
  • Adobe PDF
  • 9.75 MB
Download

Details

Supervisors
Legat, Jean-Didier
Faculty
Ecole polytechnique de Louvain
Degree label
Master [120] : ingénieur civil électricien
Abstract
Les techniques employées pour améliorer le débit d'instructions des microprocesseurs peuvent avoir un impact sur la prédictibilité des exécutions et l'exploitation du parallélisme peut introduire un surcoût lié à leur gestion. Ce mémoire propose une approche de conception d'une microarchitecture processeur visant à résoudre ces deux problématiques conjointement. Il sera montré expérimentalement qu'il est possible d'obtenir un temps d'exécution et un temps de réponse déterministe sans impacter le taux d'utilisation du processeur. Il sera aussi montré que cette approche permet d'éliminer le coût en performance des changements de contexte et de l'ordonnancement multi-tâches.